



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **01159746 A**(43) Date of publication of application: **22.06.89**

(51) Int. Cl.

G06F 12/08
G06F 3/06
(21) Application number: **62318237**(22) Date of filing: **16.12.87**(71) Applicant: **FUJITSU LTD**
(72) Inventor:
IZUMIDA NAOKI
ONO ICHIRO
MUROTANI TAKASHI
IKEDA MAKOTO


(54) DISK CACHE CONTROL SYSTEM

(57) Abstract:

PURPOSE: To improve the use efficiency of a cache memory part, and to shorten searching time by controlling a system so as to access directly a disk at the time of large data size, and to access the cache memory at the time of small data size.

CONSTITUTION: A read operation for small request data size starts at first the search of the cache memory 20. If hit, read data is transferred from the cache memory 20 to a main memory 4. If mishit, a disk device 1 is accessed, and the read data of the disk device 1 is transferred to the main memory 4 and the cache memory 20. The read operation, which is capable of high speed access by using the cache memory and is of the large request data size, issues a command to the disk device 1 not through the cache memory, and reads the data directly from the disk 1, and transfers it to the main memory 4. Consequently, high speed processing faster than the case that the search is performed is realized.

COPYRIGHT: (C)1989,JPO&Japio



⑫ 公開特許公報(A)

平1-159746

⑮ Int. Cl.⁴G 06 F 12/08
3/06

識別記号

3 2 0
3 0 2

庁内整理番号

7010-5B
A-6711-5B

⑯ 公開 平成1年(1989)6月22日

審査請求 未請求 発明の数 1 (全7頁)

⑭ 発明の名称 ディスクキャッシュ制御方式

⑰ 特 願 昭62-318237

⑱ 出 願 昭62(1987)12月16日

⑲ 発 明 者 泉 田 直 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑲ 発 明 者 大 野 一 郎 石川県河北郡宇ノ気町宇野気ヌ98番の2 株式会社石川富士通ソフトウェア開発内

⑲ 発 明 者 室 谷 隆 志 石川県河北郡宇ノ気町宇野気ヌ98番の2 株式会社石川富士通ソフトウェア開発内

⑲ 発 明 者 池 田 真 琴 石川県河北郡宇ノ気町宇野気ヌ98番の2 株式会社石川富士通ソフトウェア開発内

⑲ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

⑲ 代 理 人 弁理士 山谷 皓 榮

明 細 書

1. 発明の名称 ディスクキャッシュ制御方式

2. 特許請求の範囲

データを格納したディスクデバイス(1)と、
キャッシュメモリ部(2a)を有し、上位に接続され、且つ下位に該ディスクデバイス(1)を接続したコントローラ(2)とを有し、上位からの要求データが、該キャッシュメモリ部(2a)にある時は、該キャッシュメモリ部(2a)をアクセスするディスクキャッシュ制御方式において、
該コントローラ(2)に、該要求データのサイズを判定し、アクセスを制御する制御部(2b)を設け、
該要求データのサイズが大の場合は、該ディスクデバイス(1)をアクセスするようにしたことを特徴とするディスクキャッシュ制御方式。

3. 発明の詳細な説明

(目 次)

概 要

産業上の利用分野

従来の技術(第5図)

発明が解決しようとする問題点

問題点を解決するための手段(第1図)

作 用

実施例

(a) 一実施例の説明(第2図,第3図,第4図)

(b) 他の実施例の説明

発明の効果

(概 要)

ディスク装置とキャッシュメモリとを有し、キャッシュメモリに存在するデータに対してはキャッシュメモリをアクセスするようにしたディスクキャッシュ制御方式に関し、

キャッシュメモリの使用効率を向上させ、ヒット率を向上させるとともに、キャッシュメモリの

探索時間を短くすることを目的とし、

データを格納したディスクデバイスと、キャッシュメモリ部を有し、上位に接続され、且つ下位に該ディスクデバイスを接続したコントローラとを有し、上位からの要求データが、該キャッシュメモリ部にある時は、該キャッシュメモリ部をアクセスするディスクキャッシュ制御方式において、該コントローラに、該要求データのサイズを判定し、アクセスを制御する制御部を設け、該要求データのサイズが大の場合は、該ディスクデバイスをアクセスするようにした。

〔産業上の利用分野〕

本発明は、ディスク装置とキャッシュメモリとを有し、キャッシュメモリに存在するデータに対してはキャッシュメモリをアクセスするようにしたディスクキャッシュ制御方式に関する。

近年のCPUの性能の向上に伴い、ディスク装置に対するアクセスタイムがシステム性能に対するボトルネックとなってきている。

時間はさほど増加しない。

このようなディスクキャッシュの性能は、全アクセス中のリード率及びヒット率（キャッシュメモリにデータが存在する確率）によって大きく左右され、第5図(A)の如くヒット率が高い程性能はよく、逆にヒット率が $\alpha\%$ 以下であると、ディスクへ直接アクセスする形式のものより性能が低下する。

このため、ディスクキャッシュの性能を向上しうる技術が求められている。

〔従来の技術〕

第5図は従来技術の説明図である。

従来のディスクキャッシュ制御方式を第5図(B)に示す。

図中、1はディスクデバイス、2はコントローラ、2aはキャッシュメモリ部、3はCPU、4はメインメモリ（主記憶）である。

データのリード時は、第5図(B)に示すように、上位であるCPU3の要求するリードデータにつ

この対策として、キャッシュメモリを付加したディスク・キャッシュ制御を採用することが一般的である。

ディスクキャッシュの動作原理は、ホストからの磁気ディスク装置上のデータへのアクセスの偏りを利用して、参照頻度の高いデータを磁気ディスク制御装置内に付加されたキャッシュメモリに複写することにある。この複写したデータへの再アクセスの際には、磁気ディスク上のデータをアクセスする代わりに、キャッシュメモリからの直接転送によって高速アクセスを実現する。

キャッシュメモリ上のデータはLRU (Least Recently Used) アルゴリズムにもとづき入れ替えられる。したがって、その時点でアクセス頻度の高いデータがキャッシュメモリ上に保持される。このデータへのホストからのアクセス要求に対してはキャッシュメモリから転送でき、磁気ディスクのアクセスに伴うメカニカルな動作を不要とする。これによって、I/O応答時間が短縮できるので、アクセス頻度が増加しても、I/Oの応答

いてキャッシュメモリ部2aを探索し、ヒット（データ存在）、ミスヒット（データ不存在）の判定を行い、ミスヒットならディスクデバイス1から、ヒットならキャッシュメモリ部2aからデータを転送する。

又、ミスヒットなら、キャッシュメモリ部2aに新たに領域を割り付け、要求されたデータをディスクデバイス1からキャッシュメモリ部2aに転送格納しておく。

一方、データのライト時は、第5図(C)に示すように要求されたライトデータの全てについてキャッシュメモリ部2aを探索し、ヒット、ミスヒットの判定を行い、ヒットならキャッシュメモリ部2aのデータを更新し、ミスヒットならディスクデバイス1のデータを更新する。

このミスヒットの場合に、キャッシュメモリ部2aにミスヒットライトデータの格納域を新たに割り付け格納する方法もある。

〔発明が解決しようとする問題点〕

ところで、このようなディスクキャッシュ制御では、ライト時はヒット・ミスヒットの判定時間分若干応答時間がかかり、リードではミスヒット時に判定時間分がオーバーヘッドとなり、前述の第5図(A)の如く、ヒット率によって相対性能が変化する。

一般に、リード/ライトのアクセスサイズについては、1〜数ブロックを単位とする小さなサイズでのアクセスが多いが、時には、50ブロック以上の大きなサイズでのアクセスが主にリードについて発生する。このような大きなサイズのデータは、多くの場合オーバレイプログラム・CGパターンなどであり、一度リードされると以降一定回数のアクセス中では再度リードされる可能性は少ない。

このような再使用する確率の少ないデータをキャッシュメモリ部2aに取り込むと、キャッシュメモリ部2aの使用効率が低下してしまうばかりか、キャッシュメモリ部2aから以前格納された

c, dのデータについては直接ディスクデバイス1とデータの送受信を行うため、キャッシュ制御による効果は生ぜず、ヒット、ミスヒットの判定時間+切換え時間が、そのままオーバーヘッドとなる。

更に、データ単位が大きくなり、データを格納しているページ数が増えるに従って、制御が複雑化し、判定のためにより大きな時間がかかることになる。

本発明は、キャッシュメモリの使用効率を向上させ、ヒット率を向上させるとともに、キャッシュメモリの探索時間を短くすることのできるディスクキャッシュ制御方式を提供することを目的とする。

〔問題点を解決するための手段〕

第1図は本発明の原理説明図である。

図中、第5図で示したものと同一のものは同一の記号で示してあり、2bは制御部であり、上位からの要求データのサイズを判定し、アクセスを

データを追出すことになり、ヒット率低下の原因となるという問題があった。

又、大きなサイズのデータのヒット・ミスヒットの判定には、多くの時間がかかり且つ制御も複雑化するという問題があった。例えば、第5図(D)に示すように、キャッシュの管理単位であるページに対し、図の斜線の如く、データが格納されており、図のWの範囲を指定してコマンドが発行された場合には、リード時は、a, b, eのデータはキャッシュメモリ2aからメインメモリ4へ、図のc, dのデータは、キャッシュメモリ2aに領域を獲得し、ディスクデバイス1からキャッシュメモリ2aとメインメモリ4へ転送する。

同様にライト時は、a, b, eのデータは、キャッシュメモリ部2aとディスクデバイス1へ、c, dのデータはディスクデバイス1へのみ転送する。

この各ページがキャッシュメモリ部2aの連続域に格納されているとは限らないから、各ページ間でデータ転送処理の切換えが必要となる他に、

制御するものであり、要求データのサイズが大きい場合は、ディスクデバイス1をアクセスし、小の時はキャッシュメモリ部2aを探索するものである。

〔作用〕

本発明では、大きなデータサイズでのアクセス(リード/ライト又はリード、ライトのみ)については、キャッシュメモリ部2aにデータが存在しているか否かを無視し、直接ディスクデバイス1をアクセスする。

これによって、キャッシュメモリ部2aを探索しないので高速アクセスでき且つ探索制御も簡単化し、小サイズのデータの探索時間が短縮できる。

又、キャッシュメモリ部2aに大きなサイズのデータが格納されないので、使用効率が向上し、ヒット率を上げることができる。

〔実施例〕

(a) 一実施例の説明

第2図は本発明の一実施例構成図である。

図中、第1図及び第5図で示したものと同一のものは同一の記号で示してあり、20はキャッシュメモリであり、RAM(ランダムアクセスメモリ)で構成され、4メガバイト程度の容量を有するもの、21はキャッシュコントローラであり、キャッシュメモリ20のページ管理、探索処理等を行うものであり、キャッシュメモリ20とともにキャッシュメモリ部2bを構成する。

22はシステムバスコントローラであり、システムバスBUSに接続され、上位(CPU)3やメインメモリ4とコマンド、データのやりとりを行うもの、23は入出力コントローラ(IOC)であり、ディスクデバイス1と接続され、ディスクデバイス1との入出力制御をするもの、24aはI/Oバスであり、IOC23、システムバスコントローラ22及びキャッシュメモリ20を接続し、データのやりとりを行うもの、24bはロ

センスコマンド等)なら、そのコマンドの起動実行を行なう。

② 一方、キャッシュ制御が必要なリード/ライト系コマンドと判定すると、MPU2bはコマンドに付随するデータ指定サイズをチェックする。

MPU2bはデータ指定サイズが一定値(例えば4ブロック)以下なら、データサイズ小として、キャッシュメモリ20の探索を行う。

このため、MPU2bは、ローカルバス24bを介しキャッシュコントローラ21に要求データブロックのヒット・ミスヒットの判定を命じる。

キャッシュコントローラ21は、要求データブロックがキャッシュメモリ20にあるか否かのヒット・ミスヒットの判定を行い、判定結果をローカルバス24bを介しMPU2bに通知する。

③ MPU2bは、ヒットであれば、システムバスコントローラ22とキャッシュコントローラ21に転送起動をかけ、I/Oバス24aを介するコントローラ22とキャッシュメモリ20の転送ルートを示す。

ーカルバスであり、制御部(MPU)2b、システムバスコントローラ22、IOC23及びキャッシュコントローラ21を接続し、コマンド、データのやりとりを行うものである。

制御部2bは、マイクロプロセッサ(MPU)で構成され、上位からのコマンド解析処理、データサイズ判定処理、コマンド実行処理等をプログラムの実行によって行うものである。

又、ディスクデバイス1は単数又は複数の磁気ディスク装置で構成されている。

第3図は本発明の一実施例処理フロー図である。

① CPU1は、システムバスBUSを介しコマンドを発行する。

バスBUS上のコマンドはシステムバスコントローラ22により受け付けられ、ローカルバス24bを介しMPU2bに与えられる。

MPU2bは、与えられたコマンドを解析し、キャッシュ制御が必要なコマンド(Read/Write系)とそれ以外のコマンドとに分類する。

MPU2bは、それ以外のコマンド(例えば、

従って、リードであれば、キャッシュメモリ20から要求データがシステムバスコントローラ22へ転送され、更にシステムバスBUSを介しメインメモリ4へ転送される。

一方、ライトであれば、メインメモリ4からシステムバスBUSを介し与えられたライトデータがシステムバスコントローラ22からキャッシュメモリ20へ転送され、格納される。

④ 一方、MPU2bはミスヒットであれば、コマンドがリード系かライト系かを調べる。

リード系なら、キャッシュメモリ20の領域獲得をキャッシュコントローラ21に指示し、更にIOC23にディスクデバイス1のリード起動を命じる。

そして、システムバスコントローラ22、キャッシュコントローラ21を転送起動する。

従って、ディスクデバイス1はリード起動され、リードデータは、IOC23よりI/Oバス24aを介しキャッシュメモリ20に与えられ格納されるとともに、システムバスコントローラ22へ

転送され、更にシステムバスBUSよりメインメモリ4へ転送される。

⑤ ステップ②で、MPU2bはデータサイズが所定値以上であると判定すると、キャッシュメモリ20を使用しない制御をする。

又、ステップ④で、ライト系コマンドでミスヒットと判定すると同様の制御をする。

MPU2bは先づ、ローカルバス24bを介しIOC23をリード又はライトコマンド起動する。これによって、ディスクデバイス1がリード又はライト起動される。

⑥ ディスクデバイス1の準備が完了するまでの間、MPU2bはコマンドがリード系であったかライト系であったかを調べ、ライト系ならキャッシュコントローラ21にキャッシュメモリ20の当該要求データの探索を命じる。

キャッシュコントローラ21は、ヒットしたと判定すると、ヒットしたエリアについてキャッシュメモリ20からバージする。ミスヒット又はリード系コマンドならバージは行なわない。

デバイス1のリードデータをメインメモリ4及びキャッシュメモリ20へ転送する。

これによって、キャッシュメモリを用いて高速アクセスできる。

次に、要求データサイズが大のリード動作は、第5図(B)に示すように、キャッシュメモリ2aの探索、新規のキャッシュメモリ2aの領域割り付けを行わずに、ディスクデバイス1に対してコマンドを発行し、直接ディスクデバイス1からリードし、メインメモリ4へ転送する。

このことにより、全てのデータがヒットした場合を除いて、探索を行った場合より、より高速処理できる。

更に、探索制御が単純化でき、第4図(A)の処理をより高速となる。

又、要求データサイズが小のライト動作は、第5図(C)に示すように、キャッシュメモリ2aを探索し、ヒットならキャッシュメモリ2aにメインメモリ4からライトデータを転送し、ミスヒットならディスクデバイス1へメインメモリ4からラ

そして、MPU2bはローカルバス24bよりシステムバスコントローラ22を起動し、I/Oバス24aを介する転送を指示する。

これによってライトなら、システムバスコントローラ22からI/Oバス22よりIOC23にライトデータが転送され、ディスクデバイス1に書き込まれる。

一方、リードなら、ディスクデバイス1からのリードデータがIOC23よりI/Oバス22よりシステムバスコントローラ22へ転送され、システムバスBUSよりメインメモリ4へ転送される。

第4図は本発明の一実施例動作説明図であり、第4図(A)、(B)はリード時、第4図(C)、(D)はライト時の動作である。

要求データサイズが小のリード動作は、第4図(A)に示すように、キャッシュメモリ2aの探索を行い、ヒットならキャッシュメモリ2aよりリードデータをメインメモリ4へ転送し、ミスヒットならディスクデバイス1をアクセスし、ディスク

イトデータを転送し、書き込む。

一方、要求データサイズが大のライトについては、第5図(D)に示すように、ディスクデバイス1に対し指定された全データのライトのコマンド起動後、キャッシュメモリ2aの探索を行い、ヒットしたエリアについてキャッシュメモリ2aからバージを行い、ライトデータはメインメモリ4からディスクデバイス1へ転送し、書き込む。

ディスクデバイス1に対してコマンド起動後に探索を行うので、キャッシュ制御が介在することによるオーバーヘッドは最小限に抑えることができる。

(b) 他の実施例の説明

上述の実施例において、要求データサイズが小でライトの場合に、ヒットである時は、キャッシュメモリ2aに書き込むようにしているが、キャッシュメモリ2aとディスクデバイス1の両方に書き込むようにしてもよい。

又、要求データサイズを大と小に分類したが、中を設け、中の場合でリード時には、第4図(A)の

ミスヒットと同様にリードデータをメインメモリ4とキャッシュメモリ2aに転送するようにしてもよい。

更に、ディスクデバイスは磁気ディスクデバイスに限らず光ディスクデバイス等の周知のファイルデバイスを用いてもよく、ライトは従来通り行い、リードのみ要求データサイズに応じたアクセス制御を行うようにしてもよい。

以上本発明を実施例により説明したが、本発明は本発明の主旨に従い種々の変形が可能であり、本発明からこれらを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、データサイズの大いとき、キャッシュメモリを用いずにディスクデバイスをアクセスするので、第1にキャッシュメモリの有効な活用が可能となり、その結果としてヒット率の向上が実現できるという効果を奏し、第2に、キャッシュメモリの探索によるオーバーヘッドを最小限に抑えることができると

いう効果を奏し、第3にキャッシュメモリの制御が単純化できるため、より高速な探索ができるという効果を奏する。

4. 図面の簡単な説明

第1図は本発明の原理説明図、
第2図は本発明の一実施例構成図、
第3図は本発明の一実施例処理フロー図、
第4図は本発明の一実施例動作説明図、
第5図は従来技術の説明図である。

図中、1…ディスクデバイス、

2…コントローラ、

2a…キャッシュメモリ部、


2b…制御部、

3…CPU(上位)、


4…メインメモリ。

特許出願人 富士通株式会社


代理人 弁理士 山谷 晴 榮




第1図
本発明の原理説明図




第2図
一実施例構成図



一実施例処理フロー図
第3図



一実施例動作説明図
第4図



従来技術の説明図
第5図